多余輸入引腳的處理
- 與蒋腮、與非門(mén)多余輸入引腳 接 “1”
- 或割择、或非門(mén)多余輸入引腳 接 “0”
門(mén)電路使用禁忌
- 輸出端不能直接接地立宜、接電源冒萄、相互短接，除非是OC門(mén)
OC門(mén)
集電極開(kāi)路門(mén)橙数，輸出端能短接尊流，需要接上拉電阻。用于電平轉(zhuǎn)換灯帮、總線傳輸崖技。
TS門(mén)
比普通門(mén)電路多一控制端，輸出狀態(tài)有“0”“1”“Z”
用于總線傳輸
05 集成門(mén)電路
TTL（雙極型）
- 兩種載流子钟哥，二極管迎献、三極管，硅管腻贰、鍺管
- 開(kāi)關(guān)速度快吁恍，功耗高
MOS（單極型）
- 一種載流子
- 結(jié)構(gòu)簡(jiǎn)單、制造方便播演、面積小冀瓦、功耗低、便于集成宾巍、抗干擾強(qiáng)咕幻、電源電壓范圍寬，但速度相對(duì)TTL慢
參數(shù)對(duì)比
TTL
- 電源：直流5V顶霞，VCC
負(fù)載：扇出系數(shù)大于等于8
輸出電平： 空載時(shí)，高電平 3.6V, 低電平 0.3V
輸入電平：高電平>=1.8V, 低電平 <= 0.8V
CMOS
- 電源： VDD锣吼。4000系列 3～18V选浑，HC、ACT系列 4.5～5.5V玄叠，AC系列 1.5～5.5V
負(fù)載：扇出50
輸出電平：空載時(shí)古徒，高電平 0.9VDD，低電平0.01VDD读恃。
輸入電平：高電平 >= 0.55VDD, 低電平 <= 0.45VDD
Tips
- AC（ACT）與HC（HCT）與74的TTL電路邏輯功能隧膘、引腳排列都相同代态。
- 帶負(fù)載的絕對(duì)能力，TTL >> CMOS
- TTL輸入端可以懸空疹吃，相當(dāng)于接高電平蹦疑，但易受干擾，推薦固定萨驶。
- TTL集成電路中沒(méi)有用到的門(mén)電路歉摧，最好把其中一個(gè)輸入端接地，以減小功耗腔呜。
- TTL電路存在尖峰電路叁温，應(yīng)在每個(gè)集成電路的電源和地之間接入高頻濾波電容0.01~0.1uf。電路板的電源輸入端接不小于50uf的低頻濾波電容核畴。
