時鐘頻率
1. FOSC代表振蕩器的頻率,也就是晶振的頻率
2 .PLL霞篡，用來倍頻的歪今。S3C2440 CPU主頻可達(dá)400MHz萧落，開發(fā)板上的外接晶振為12M践美，通過時鐘控制邏輯的PLL（phase locked loop，鎖相環(huán)電路）來倍頻這個系統(tǒng)時鐘铐尚。2440有兩個PLL（phase locked loop）一個是MPLL，一個是UPLL哆姻。UPLL專用于USB設(shè)備宣增，常用頻率為48MHz和96MHz。MPLL用于CPU及其他外圍器件矛缨，用于產(chǎn)生FCLK爹脾， HCLK， PCLK三種頻率箕昭，上電時灵妨，PLL并沒有被啟動，F(xiàn)CLK=Fin=12MHz落竹，若要提高系統(tǒng)時鐘泌霍，需要軟件來啟動PLL。
3 .FCLK是CPU提供的時鐘信號述召。
4 .HCLK是為AHB總線提供的時鐘信號朱转， Advanced High-performance Bus，主要用于高速外設(shè)积暖，比如內(nèi)存控制器藤为，中斷控制器，LCD控制器夺刑， DMA 等缅疟。
5. PCLK是為APB總線提供的時鐘信號，Advanced Peripherals Bus遍愿，主要用于低速外設(shè)存淫，比如看門狗，UART控制器沼填， IIS, I2C纫雁， SDI/MMC, GPIO，RTC and SPI等倾哺。
