at_speed為transition delay fault序无，指電路在頻率較高時(shí)饥悴，電路無(wú)法在規(guī)定時(shí)間內(nèi)由0跳變?yōu)?或者從1跳變到0的故障。在電路上經(jīng)過(guò)一段時(shí)間的傳輸后贞让，跳變延遲故障表現(xiàn)為固定型故障乍构。
在at speed情況下甜无，為什么采用double caputre 結(jié)構(gòu)？分析如下
capture的時(shí)序圖：
1. capture有一個(gè)capture clock cycle
在last shift的clock產(chǎn)生transition哥遮，即launch岂丘，在last shift的前一個(gè)clock移入0，在last shift的clock移入一個(gè)1昔善，產(chǎn)生一個(gè)上升沿元潘，capture clock去capture。
優(yōu)點(diǎn)：容易產(chǎn)生transition君仆，通過(guò)shift階段可以產(chǎn)生transition
缺點(diǎn)：SE由1變?yōu)?翩概，capture的時(shí)間總共半個(gè)時(shí)鐘周期，這么短的時(shí)間很難滿足時(shí)序要求返咱。
2. capture有兩個(gè)capture clock cycle
在first capture的clock產(chǎn)生transition钥庇，即launch，在last shift的clock移入0咖摹，在first capture的clock移入一個(gè)1评姨，產(chǎn)生一個(gè)上升沿，second capture的clock去capture。
優(yōu)點(diǎn)：時(shí)序充足吐句；
缺點(diǎn)：產(chǎn)生pattern比較困難胁后；
