發(fā)簡(jiǎn)信
IP屬地：浙江
-
Verilog HDL的語(yǔ)言創(chuàng)始人是誰(shuí)坯苹？
菲爾·穆?tīng)柋仁且幻こ處熀陀?jì)算機(jī)科學(xué)家顺又。穆?tīng)柋仍谟?guó)伯明翰出生和長(zhǎng)大惕蹄，并在英國(guó)南安普頓大學(xué)學(xué)習(xí)數(shù)學(xué)淑廊。穆?tīng)柋扔?974年在英國(guó)曼徹斯特大學(xué)獲得計(jì)算...
-
華為2019數(shù)字芯片設(shè)計(jì)筆試題目與解析（單選第四部分）31.乒乓buffer可以提高系統(tǒng)的數(shù)據(jù)吞吐量粗俱，提高系統(tǒng)的處理并行度（） 【A】正確 【B】錯(cuò)誤 解析：使用乒乓Buffer的主要作用是使用多個(gè)...
-
華為2019數(shù)字芯片設(shè)計(jì)筆試題目與解析（單選第三部分）
21.異步FIFO讀寫(xiě)地址編碼常采用獨(dú)熱碼蜻展，以便于讀寫(xiě)地址跨異步時(shí)鐘域處理（） 【A】正確 【B】錯(cuò)誤 解析：獨(dú)熱碼：有多少狀態(tài)就有多少比特魁亦，只...
-
華為2019數(shù)字芯片設(shè)計(jì)筆試題目與解析（單選第二部分）11.在同步電路設(shè)計(jì)中渔隶，電路的時(shí)序模型如下：T1為觸發(fā)器的時(shí)鐘端到數(shù)據(jù)輸出端的延時(shí)，T2和T4為連線延時(shí)洁奈，T3為組合邏輯延時(shí)间唉，T5為時(shí)鐘網(wǎng)絡(luò)延遲...
-
華為2019數(shù)字芯片設(shè)計(jì)筆試題目和解析（單選第一部分）1.單選 1.已知“a=1'b1;b=3'b001;”,那么{a,b}=（）【A】3'b001【B】3'b101【C】4'b0011【D】4'b...
-
2021秋招面試經(jīng)驗(yàn)（器件方向轉(zhuǎn)行數(shù)字IC設(shè)計(jì)）
01 前期準(zhǔn)備 1月下旬-2月下旬：學(xué)習(xí)閆石老師的《數(shù)字電子技術(shù)基礎(chǔ)》，除了TTL電路利术、可編程邏輯器件呈野，每一部分都做到盡可能的理解掌握。在參...
-
2020年數(shù)字IC設(shè)計(jì)秋招經(jīng)歷（lMaxwell）
01 前言 本人研究生就讀于某985大學(xué)印叁，集成電路工程專業(yè)被冒，成績(jī)中上，研究方向是基于新型存儲(chǔ)器件的非易失性邏輯設(shè)計(jì)（其實(shí)就是將新型的器件（RRA...