31.乒乓buffer可以提高系統(tǒng)的數(shù)據(jù)吞吐量乍恐，提高系統(tǒng)的處理并行度（）
【A】正確
【B】錯(cuò)誤
解析：使用乒乓Buffer的主要作用是使用多個(gè)低速的數(shù)據(jù)預(yù)處理模塊處理高速的輸入數(shù)據(jù)流穿稳。這樣做可以提高系統(tǒng)的數(shù)據(jù)吞吐量（如果不使用乒乓的話數(shù)據(jù)預(yù)處理模塊會(huì)成為設(shè)計(jì)中限制系統(tǒng)數(shù)據(jù)吞吐量的瓶頸），同時(shí)增加了數(shù)據(jù)緩沖延遲。另一個(gè)解釋：所謂乒乓buffer，也就是定義兩個(gè)buffer，當(dāng)有數(shù)據(jù)進(jìn)來的時(shí)候耸采，負(fù)責(zé)寫入buffer的進(jìn)程就尋找第一個(gè)沒有被占用而且可寫的buffer，進(jìn)行寫入工育，寫好之后虾宇，將占用flag釋放，同時(shí)設(shè)置一個(gè)flag提示此buffer已經(jīng)可讀如绸，然后再接下去找另外一個(gè)可寫的buffer嘱朽，寫入新的數(shù)據(jù)。而讀入的進(jìn)程也是一直對(duì)buffer狀態(tài)進(jìn)行檢測竭沫，一旦發(fā)現(xiàn)沒有被占用燥翅，而且已經(jīng)可以被讀，就把這個(gè)buffer的數(shù)據(jù)取出來蜕提，然后標(biāo)志為可寫森书，所以A選項(xiàng)正確；
原文地址：http://blog.csdn.net/feixiang_john/article/details/8237160
正確答案：A
32.組合邏輯電路的邏輯冒險(xiǎn)現(xiàn)象是由于（）引起的
【A】電路有多個(gè)輸出
【B】邏輯門類型不同
【C】電路未達(dá)到最簡
【D】電路中存在延時(shí)
解析：競爭冒險(xiǎn)產(chǎn)生的原因 （1）門電路的傳輸延遲時(shí)間有差異谎势。在門電路中凛膏，信號(hào)從一個(gè)電平向相反方向跳變時(shí)，并不是突變的脏榆。由于上升（或下降）時(shí)間的存在猖毫，可能產(chǎn)生競爭冒險(xiǎn)。在TTL系列的集成電路中须喂，一般門電路的延遲時(shí)間在15ns左右吁断；在4000系列集成電路中，一般門電路的延遲時(shí)間為100ns左右坞生； （2）輸入信號(hào)經(jīng)過的傳輸路徑或門不同仔役，造成到達(dá)輸出級(jí)的時(shí)間有先有后，使同一個(gè)輸入信號(hào)的變化通過多條途徑傳輸是己，并再次在某個(gè)門電路匯合（收斂）時(shí)又兵，變化先后導(dǎo)致輸出產(chǎn)生的額外“毛刺”，所以D選項(xiàng)正確卒废。
正確答案：D
33.下面不屬于時(shí)鐘基本要素的是（）
【A】clock tree
【B】skew
【C】clock period
【D】duty cycle（占空比）
解析：時(shí)鐘的時(shí)序特性主要分為時(shí)鐘周期( clock period)沛厨、時(shí)鐘占空比( clock duty cycle)宙地、時(shí)鐘轉(zhuǎn)換時(shí)間（clock transition time)、時(shí)鐘延遲（clock latency)逆皮、時(shí)鐘偏斜(clock skew)和時(shí)鐘抖動(dòng)(clock jitter)宅粥。clock tree是時(shí)鐘樹，在數(shù)字后端需要進(jìn)行時(shí)鐘樹綜合页屠，不是時(shí)鐘的屬性粹胯，所以得到A選項(xiàng)錯(cuò)誤蓖柔。
正確答案：A
34.從后端設(shè)計(jì)考慮辰企，在必須使用門控時(shí)鐘的時(shí)候，需要遵循一個(gè)原則：門控時(shí)鐘的輸出只能跟著時(shí)鐘信號(hào)進(jìn)行跳變况鸣，而不能跟著控制信號(hào)進(jìn)行跳變牢贸，也就是說對(duì)于用NAND Gate或者AND Gate實(shí)現(xiàn)的門控時(shí)鐘，控制信號(hào)只能在時(shí)鐘的低電平處進(jìn)行跳變镐捧；對(duì)于用OR Gate或者NOR Gate實(shí)現(xiàn)的門控時(shí)鐘潜索，控制信號(hào)只能在時(shí)鐘的高電平處跳變（）
【A】正確
【B】錯(cuò)誤
解析：門控時(shí)鐘是低功耗設(shè)計(jì)重要的手段之一，最基本的結(jié)構(gòu)是使用與門結(jié)構(gòu)的門控時(shí)鐘懂酱，如下圖一所示竹习。所以此時(shí)的控制信號(hào)只能在低電平出跳變，否則會(huì)產(chǎn)生毛刺列牺，如圖二所示整陌。相反的，對(duì)于用OR Gate或者NOR Gate實(shí)現(xiàn)的門控時(shí)鐘瞎领，控制信號(hào)只能在時(shí)鐘的高電平處跳變泌辫。因?yàn)橹苯邮褂门c門結(jié)構(gòu)會(huì)帶來毛刺的問題，所以使用鎖存器+與門的結(jié)構(gòu)是一種常見的解決方案九默，綜上分析A選項(xiàng)正確震放。
正確答案：A
35.假設(shè)一個(gè)3bit計(jì)數(shù)器（計(jì)數(shù)范圍0~6）工作在36MHz時(shí)鐘域下，要把此計(jì)數(shù)器的值傳遞到另一異步100MHz時(shí)鐘域驼修，以下方式不正確的是（）
【A】鎖存+握手信號(hào)
【B】使用DMUX電路
【C】使用格雷碼
【D】使用異步FIFO
解析：如上圖所示殿遂，兩個(gè)時(shí)域之間通過請(qǐng)求和應(yīng)答信號(hào)線進(jìn)行握手，時(shí)域A發(fā)送請(qǐng)求發(fā)送數(shù)據(jù)信號(hào)req乙各，同時(shí)是準(zhǔn)備好數(shù)據(jù)墨礁；時(shí)域B接收到時(shí)域A發(fā)送的請(qǐng)求信號(hào)后，回應(yīng)一個(gè)應(yīng)答信號(hào)ack觅丰，同時(shí)將數(shù)據(jù)接收進(jìn)行寄存饵溅；時(shí)域A接收到應(yīng)答信號(hào)后重新發(fā)送請(qǐng)求信號(hào)req，進(jìn)行第二個(gè)數(shù)據(jù)傳輸妇萄，依次直到完成時(shí)域A數(shù)據(jù)發(fā)送完成蜕企。但是要注意程序設(shè)計(jì)咬荷，不正確的程序設(shè)計(jì)將會(huì)發(fā)生數(shù)據(jù)漏取（快時(shí)域到慢時(shí)域）或者插入數(shù)據(jù)（慢時(shí)域到快時(shí)域）轻掩，所以A選項(xiàng)正確幸乒。
DMUX同步器：對(duì)于多bit的data信號(hào)，還可以使用使能技術(shù)唇牧，也就是通過一個(gè)使能信號(hào)來判斷data信號(hào)是否已經(jīng)穩(wěn)定罕扎，當(dāng)使能信號(hào)有效的時(shí)候說明data處于穩(wěn)定狀態(tài)，在這種情況下終點(diǎn)寄存器才對(duì)信號(hào)進(jìn)行采樣丐重，可以保證沒有setup/hold違例腔召。而使能信號(hào)一般使用double FF的方法來進(jìn)行同步。下面是DMUX的同步示意圖扮惦，所以B選項(xiàng)正確臀蛛；
格雷碼的應(yīng)用問題，也許會(huì)想到能不能先把數(shù)據(jù)變成格雷碼崖蜜，然后再通過雙D觸發(fā)器同步過去呢浊仆？如果計(jì)數(shù)器計(jì)數(shù)0到7，那么是可以的豫领，因?yàn)橄噜弮蓚€(gè)數(shù)都是只有一位不同抡柿；但是如果計(jì)數(shù)0到6，那么從計(jì)數(shù)6（格雷碼為101）到計(jì)數(shù)0（格雷碼為000）等恐，格雷碼有兩位不同洲劣，這個(gè)時(shí)候就不能再用雙觸發(fā)器的方法了。所以C選項(xiàng)錯(cuò)誤鼠锈。
無論是快到慢闪檬，還是慢到快，F(xiàn)IFO通吃购笆。FIFO的設(shè)計(jì)需要注意FIFO空滿信號(hào)產(chǎn)生問題粗悯、格雷碼的應(yīng)用問題、深度選擇問題等同欠，所以D選項(xiàng)正確样傍。
正確選項(xiàng)：C
36.下面有關(guān)SRAM和DRAM的敘述，正確的有（）
【A】DRAM比SRAM速度快
【B】DRAM不要刷新铺遂，SRAM需要刷新
【C】DRAM比SRAM成本高
【D】DRAM存儲(chǔ)單元的結(jié)構(gòu)比SRAM簡單
解析：圖三是現(xiàn)代計(jì)算機(jī)典型的存儲(chǔ)體系結(jié)構(gòu)衫哥，從圖中我們發(fā)現(xiàn)SRAM的速度比DRAM快，A選項(xiàng)錯(cuò)誤襟锐；DRAM使用的是一個(gè)晶體管和一個(gè)電容結(jié)構(gòu)（1T1C）存儲(chǔ)單元需要每隔一段時(shí)間來刷新一次數(shù)據(jù)撤逢，SRAM使用的６個(gè)晶體管（６T）結(jié)構(gòu)，不需要刷新數(shù)據(jù)，因此B選項(xiàng)錯(cuò)誤蚊荣，D選項(xiàng)正確初狰；DRAM的成本比SRAM的成本低，C選項(xiàng)錯(cuò)誤互例。
正確選項(xiàng)：Ｄ
37.以下觸發(fā)器不是按功能分類的是（）
【A】JK觸發(fā)器
【B】邊沿觸發(fā)器
【C】RS觸發(fā)器
【D】D觸發(fā)器
解析：觖發(fā)器按邏輯功能分類:RS觸發(fā)器奢入、JK觸發(fā)器、D觸發(fā)器媳叨、T觸發(fā)器腥光、T/觸發(fā)器，所以B選項(xiàng)錯(cuò)誤糊秆。（可以參考公眾號(hào)下華為2019數(shù)字芯片崗筆試解析單選第二部分最后一題武福，對(duì)于觸發(fā)器的分類有詳細(xì)解析）
正確選項(xiàng)：B
38.時(shí)鐘的占空比指的是（）
【A】時(shí)鐘的變化范圍
【B】低脈沖的持續(xù)時(shí)間與脈沖總周期的比值
【C】時(shí)鐘的變化速度
【D】高脈沖的持續(xù)時(shí)間與脈沖總周期的比值
解析：工作周期（英語：Duty Ratio，Duty Cycle）是頻射扩然、微波電路艘儒、低頻交流和直流電流等多個(gè)領(lǐng)域的一個(gè)概念聋伦，表示在一個(gè)周期內(nèi)夫偶，工作時(shí)間與總時(shí)間的比值昆箕，有多個(gè)具體定義方式液茎。脈沖信號(hào)高電平持續(xù)的時(shí)間（稱為脈沖寬度）與脈沖周期的比值舒岸，稱為脈沖的工作周期玄呛，所以D選項(xiàng)正確晓锻。
正確選項(xiàng)：Ｄ
39.在異步FIFO設(shè)計(jì)中移宅，滿信號(hào)由讀時(shí)鐘產(chǎn)生柔滔，空信號(hào)由寫時(shí)鐘產(chǎn)生（）【A】正確【B】錯(cuò)誤
解析：下面這張圖是典型的異步FIFO的架構(gòu)框圖宦芦，從標(biāo)注處嘹履，可以看出滿信號(hào)是在寫時(shí)鐘域產(chǎn)生腻扇，空信號(hào)是在讀時(shí)鐘產(chǎn)生。異步FIFO幾乎涵蓋了Clock-Domain Crossing (CDC)跨時(shí)鐘域的全部知識(shí)砾嫉，所以手寫異步FIFO代碼也是一項(xiàng)基本功幼苛。
正確選項(xiàng)：Ｂ
歡迎大家多多參與討論~
