先看一張Alan Jay Smith《Cache Memory》里的一張插圖：A typical cache andTLB design 來源：cache-mem.pdfFi...
發(fā)簡信
IP屬地：上海
-
Cache基本原理之：尋址 -
-
DDR的多通道(channel)和交織(interleave)
從DDR的訪存特性來說弃甥，對同一塊DDR远舅，兩個訪存操作之間需要一些時間間隔挺份，這里面包括CL (CAS時延）, tRCD（RAS到CAS時延）娘香，tRP（預(yù)充電有效周期）等窖梁。 為了...
-
-
Systemverilog的一個牛人總結(jié)
10#數(shù)據(jù)類型 合并數(shù)組和非合并數(shù)組 合并數(shù)組：存儲方式是連續(xù)的仁卷，中間沒有閑置空間。例如犬第，32bit的寄存器锦积，可以看成是4個8bit的數(shù)據(jù)，或者也可以看成是1個32bit的數(shù)...
-
virtual interface連接
virtual interface使用的目的是為了消除絕對路徑歉嗓；避免修改的時候改很多東西丰介。通過uvm_config_db::set 和vm_config_db::get 將i...
-
-
VCS仿真運行命令
仿真命令 仿真命令中加入-cm_name可以將覆蓋率數(shù)據(jù)信息放在獨立的文件夾中哮幢。 仿真選項里加上-ucli -do xxx/wave.dowave.do wave.tcl
-
VCS編譯命令
+vcs+lic+wait 等license +v2k 使能verilog2000的標(biāo)準(zhǔn) -timescale time_unit采用就近原則，例如頂層文件定義timesca...
