先看一張Alan Jay Smith《Cache Memory》里的一張插圖：A typical cache andTLB design 來(lái)源：cache-mem.pdfFi...
發(fā)簡(jiǎn)信
IP屬地：上海
-
Cache基本原理之：尋址 -
-
DDR的多通道(channel)和交織(interleave)
從DDR的訪存特性來(lái)說(shuō)样刷，對(duì)同一塊DDR，兩個(gè)訪存操作之間需要一些時(shí)間間隔帆焕，這里面包括CL (CAS時(shí)延）, tRCD（RAS到CAS時(shí)延），tRP（預(yù)充電有效周期）等。 為了...
-
-
Systemverilog的一個(gè)牛人總結(jié)
10#數(shù)據(jù)類(lèi)型 合并數(shù)組和非合并數(shù)組 合并數(shù)組：存儲(chǔ)方式是連續(xù)的，中間沒(méi)有閑置空間茬射。例如鹦蠕，32bit的寄存器，可以看成是4個(gè)8bit的數(shù)據(jù)在抛，或者也可以看成是1個(gè)32bit的數(shù)...
-
virtual interface連接
virtual interface使用的目的是為了消除絕對(duì)路徑钟病；避免修改的時(shí)候改很多東西。通過(guò)uvm_config_db::set 和vm_config_db::get 將i...
-
-
VCS仿真運(yùn)行命令
仿真命令 仿真命令中加入-cm_name可以將覆蓋率數(shù)據(jù)信息放在獨(dú)立的文件夾中。 仿真選項(xiàng)里加上-ucli -do xxx/wave.dowave.do wave.tcl
-
VCS編譯命令
+vcs+lic+wait 等license +v2k 使能verilog2000的標(biāo)準(zhǔn) -timescale time_unit采用就近原則望浩，例如頂層文件定義timesca...
