1、M序列產生電路 M序列產生以移位寄存器為基礎狡赐，每次輸出移位寄存器的最后一位捞奕，并更新數(shù)值削祈，從而形成偽隨機序列拾碌。
發(fā)簡信
IP屬地：香港
-
-
Altera——FIR IP核使用詳情在許多數(shù)字系統(tǒng)中都使用信號濾波技術來消除噪聲卦绣、頻譜整形或信號檢測與分析姑荷。FIR是最常用的一種濾波器盒延，使用Altera IP核可以快速的生成符合設計要求的FIR濾波器。 首先鼠冕，...
-
Altera——NCO IP核詳解數(shù)控振蕩器（NCO）是Altera提供的可以方便的生成離散正弦（余弦）波形的IP核添寺，在多個場景中有著重要的應用。但由于內部結構復雜懈费，接口過多计露，數(shù)據手冊難以讀懂，給初學者帶來了...
-
【已解決】使用Quartus生成IP核時卡在top—level在使用IP核時若卡在了“Generating Megacore function top-level”這里憎乙，無法繼續(xù) 不要關閉生成界面票罐。打開資源管理器，結束下面服務 生成繼續(xù)……
-
基于FPGA的簡易數(shù)字信號分析儀（眼圖）的設計此題曾為全國大學生電子設計競賽題目，我將其簡化嗡午，省略了模擬電路部分囤躁，用FPGA簡單實現(xiàn)眼圖效果，重在學習m序列的產生和時鐘恢復的VHDL代碼實現(xiàn)。 一割以、模塊總覽整個系統(tǒng)設計由...
-
基于FPGA的等精度數(shù)字頻率計設計從原理圖我們可以看到金度，當en變化時，實際閘門信號finish（start）待檢測到待測頻率上升沿時才會變化严沥，這就保證了在閘門信號內猜极，我們測量的是待測頻率的整數(shù)倍。 代碼如下：
-
基于VHDL的輸出長度可變的SPI通信模塊
在電子設計中消玄，通常我們會遇到FPGA和MCU聯(lián)合開發(fā)的問題跟伏，而SPI是一種用于二者通信的好方式。在本代碼中翩瓜，并行輸入可變長度的數(shù)據受扳，串行輸出，實用性非常好兔跌，可作為模塊進行移植...
-
VHDL語言的強制類型轉換問題現(xiàn)在需要新建一個VHDL子模塊勘高，利用已經得到的頻率計數(shù)來計算最終的結果。子模塊傳入數(shù)據類型為std_vector（31 downto 0）坟桅，但標準邏輯矢量不能用于乘除運算华望，需...
-
Android實例：利用listview控件操作SQLite數(shù)據庫在本實例中，首先我們利用SQLiteOpenHelper類建立一個數(shù)據庫仅乓，并寫好增赖舟、刪、查等方法夸楣，通過SimpleCursorAdapter連接listview實現(xiàn)數(shù)據庫的增...
-
win10下ISE14.7閃退以及Xilinx下載器無法安裝驅動的問題之前在學習的時候一直在用Altera的FPGA開發(fā)板宾抓，所以軟件自然也是用Quartus，但因為種種原因豫喧，這次需要我用Xilinx的開發(fā)板了石洗，但ISE真的很煩啊，折騰了一天多才...
-
VHDL實現(xiàn)雙信號邊沿判斷的一種方法今天在使用quartus編寫VHDL程序的時候紧显，需要寫一個使能信號子模塊劲腿，具體的效果是當檢測到輸入信號的邊沿時（按下按鍵），輸出一個持續(xù)0.5秒的高電平使能信號鸟妙。編寫的過程中...
-
當我在談論小米的時候我在想什么事情的起由是一個同學在朋友圈中轉載了一篇小米三大定律的微博文章： 小米第一定律：并非所有的小米手機用戶都缺乏常識和教養(yǎng)吱抚，但社交網絡中缺乏常識和教養(yǎng)的言論往往高比例來自小米手機...
