發(fā)簡(jiǎn)信
IP屬地：北京
-
頻譜增強(qiáng)SpecAugment: A Simple Data Augmentation Method for Automatic Speech Recognition論文鏈接： https://arxiv.org/pdf/1904.08779.pdf SpecAugment是一種log梅爾聲譜層面上的數(shù)據(jù)增強(qiáng)...
-
ISE——demo新建項(xiàng)目 型號(hào)與器件對(duì)應(yīng) 新建Source 選擇Verilog Module 寫一個(gè)led的demo 按下復(fù)位鍵燈亮 module led( i...
-
自定義Fbank訓(xùn)練def feature_wav(wav_file, pre_emphasis=0.97, n_filter=40, frame_len_s=0....
-
kaldi和psf在Fbank上的區(qū)別可以進(jìn)行Fbank特征提取的庫有兩個(gè)： 一個(gè)是python_speech_features另一個(gè)是pytorch中的torchaudio imp...
-
將幀長(zhǎng)改為32ms訓(xùn)練
將參數(shù)frame_length設(shè)置為32，其他參數(shù)變，進(jìn)行訓(xùn)練： 測(cè)試結(jié)果： 與之前的8.276%相比 降低了0.053%
-
vivado2019.1安裝Xilinx采用的是ISE和vivado；Altera采用的是quartus II免都。 自帶的ISE總閃退启绰，就裝了個(gè)vivado 官網(wǎng)下載地址：h...
-
硬件描述語言 VERILOG（三）模塊結(jié)構(gòu) 模塊（module）是 Verilog 的基本描述單位，是用于描述某個(gè)設(shè)計(jì)的功能或結(jié)構(gòu)及與其他模塊通信的外部端口爱谁。 模塊在概念上可等同...
-
硬件描述語言 VERILOG（二）可綜合設(shè)計(jì) Verilog 硬件描述語言有類似高級(jí)語言的完整語法結(jié)構(gòu)和系統(tǒng)，這些語法結(jié)構(gòu)的應(yīng)用給設(shè)計(jì)描述帶來很多方便孝偎。但是访敌，Verilog 是描...
-
硬件描述語言 VERILOG（一）視頻網(wǎng)址： https://www.bilibili.com/video/BV1yf4y1R7gH?t=407 Verilog 的歷史 在傳統(tǒng)硬...