Verilog是一個(gè)名詞秩命，那么對(duì)名詞首先得知道What是什么問題尉共？那
Verilog是什么呢？
Verilog是一門語言弃锐。Verilog全稱叫做Verilog HDL(Hardware Description Language)袄友，是一種硬件描述語言。
既然霹菊，Verilog是一門語言剧蚣，那么語言我們知道是拿來交流用的，C語言是人跟機(jī)器打交道的語言。那
Verilog有什么用呢鸠按？
Verilog是一門語言礼搁，用來跟FPGA這種機(jī)器打交道的語言，是用來對(duì)數(shù)字邏輯電路進(jìn)行建模的語言目尖。
Verilog怎么學(xué)呢叹坦？
我們會(huì)學(xué)漢語，會(huì)學(xué)English卑雁。Verilog也是一門語言。那么我們可以用同樣的方法去學(xué)習(xí)绪囱。
其實(shí)說到學(xué)習(xí)测蹲，其實(shí)就是兩種學(xué)兩種玩意【理論·模型·思維·方法·技巧】+【案例·問題·現(xiàn)象】。
而語言的【理論·模型·思維·方法·技巧】自然就是語法鬼吵。語言的【案例·問題·現(xiàn)象】就是多跟人對(duì)話扣甲，對(duì)于Verilog就是多跟FPGA對(duì)話。
那么具體怎么學(xué)呢齿椅？
- 第一步：找一個(gè)Verilog語法大全琉挖。
- 第二步：學(xué)習(xí)最常用的語法。
- 第三步：【模仿】優(yōu)秀的案例涣脚。
- 第四步：一邊實(shí)戰(zhàn)一邊按照規(guī)范化建立自己的庫示辈。
- 第五步：做項(xiàng)目，重復(fù)第三步和第四步遣蚀。
