Synopsys工具介紹轉(zhuǎn)載
VCS是編譯型Verilog模擬器箩绍，它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語言尺上、PLI和SDF。VCS具有目前行業(yè)中最高的模擬性能仰税，其出色的內(nèi)存管理能力足以支持千萬門級(jí)的ASIC設(shè)計(jì)陨簇，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求迹淌。VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法唉窃，具有高性能纹份、大規(guī)模和高精度的特點(diǎn)，適用于從行為級(jí)件已、RTL到Sign-Off等各個(gè)階段篷扩。VCS已經(jīng)將CoverMeter中所有的覆蓋率測(cè)試功能集成茉盏，并提供VeraLite鸠姨、CycleC等智能驗(yàn)證方法。VCS和Scirocco也支持混合語言仿真连茧。VCS和Scirocco都集成了Virsim圖形用戶界面梅屉，它提供了對(duì)模擬結(jié)果的交互和后處理分析坯汤。
Vera
Vera驗(yàn)證系統(tǒng)滿足了驗(yàn)證的需要搀愧，允許高效仔引、智能杆故、高層次的功能驗(yàn)證处铛。Vera驗(yàn)證系統(tǒng)已被Sun拐揭、NEC堂污、Cisco等公司廣泛使用以驗(yàn)證其實(shí)際的產(chǎn)品，從單片ASIC到多片ASIC組成的計(jì)算機(jī)和網(wǎng)絡(luò)系統(tǒng)讨衣，從定制反镇、半定制電路到高復(fù)雜度的微處理器愿险。Vera驗(yàn)證系統(tǒng)的基本思想是產(chǎn)生靈活的并能自我檢查的測(cè)試向量价说，然后將其結(jié)合到test-bench中以盡可能充分測(cè)試所設(shè)計(jì)的電路鳖目。Vera驗(yàn)證系統(tǒng)適用于功能驗(yàn)證的各個(gè)層次领迈，它具有以下特點(diǎn)：與設(shè)計(jì)環(huán)境的緊密集成、
啟發(fā)式及全隨機(jī)測(cè)試衷蜓、數(shù)據(jù)及協(xié)議建模磁浇、功能代碼覆蓋率分析朽褪。
Synopsys公司剛剛推出了新的混合形式驗(yàn)證工具M(jìn)agellan。Magellan將新的高性能形式工具引擎和內(nèi)置VCS仿真工具引擎的強(qiáng)大能力相結(jié)合友题，以幫助工程師戴质，發(fā)現(xiàn)可能掩藏于設(shè)計(jì)深層的需要仿真幾千個(gè)周期才能發(fā)現(xiàn)的設(shè)計(jì)錯(cuò)誤告匠。Magellan獨(dú)特的混合型結(jié)構(gòu)的設(shè)計(jì)考慮凫海，是為了處理數(shù)百萬門級(jí)的設(shè)計(jì)和提供排除了會(huì)產(chǎn)生不利影響的誤報(bào)之后的確定性結(jié)果行贪。新增的Magellan通過實(shí)現(xiàn)層次化驗(yàn)證（一種可以使設(shè)計(jì)的設(shè)定和斷言功能重復(fù)使用的強(qiáng)大的可驗(yàn)證設(shè)計(jì)技術(shù)）模闲，加強(qiáng)了Synopsys 的Discovery?驗(yàn)證平臺(tái)的能力建瘫。Magellan支持用Verilog 和VHDL所做的設(shè)計(jì)，并被構(gòu)建成符合正在成熟的SystemVerilog標(biāo)準(zhǔn)的工具尸折。
Magellan的混合型結(jié)構(gòu)使得這一工具能夠在大規(guī)模的數(shù)百萬門級(jí)設(shè)計(jì)中應(yīng)用形式驗(yàn)證技術(shù)啰脚。這一結(jié)構(gòu)獨(dú)特地將VCS達(dá)到設(shè)計(jì)深層的能力和形式驗(yàn)證引擎進(jìn)行高級(jí)數(shù)學(xué)分析的能力相結(jié)合，來進(jìn)行尋找設(shè)計(jì)錯(cuò)誤的工作实夹。將Magellan內(nèi)置的VCS和形式驗(yàn)證引擎相互適應(yīng)地和明確地彼此利用橄浓，使得設(shè)計(jì)者能夠發(fā)現(xiàn)可能掩藏于深層設(shè)計(jì)需要幾千個(gè)仿真周期才能發(fā)現(xiàn)的情況復(fù)雜的設(shè)計(jì)錯(cuò)誤，從而節(jié)省了時(shí)間并減少了反復(fù)次數(shù)亮航。
Magellan通過排除會(huì)產(chǎn)生不利影響的誤報(bào)并發(fā)送確定性結(jié)果，進(jìn)一步提升驗(yàn)證能力缴淋。與傳統(tǒng)的寄存器轉(zhuǎn)換級(jí)（register transfer level 准给，RTL）形式驗(yàn)證工具不同的是，Magellan幫助確保通過使用其內(nèi)置的VCS引擎對(duì)其形式工具引擎所發(fā)現(xiàn)的特性違反進(jìn)行驗(yàn)證重抖，使這些特性違反在被報(bào)告之前露氮，能夠在真實(shí)仿真環(huán)境中被復(fù)制。
新增了Magellan之后钟沛，現(xiàn)在Synopsys的Discovery 驗(yàn)證平臺(tái)實(shí)現(xiàn)了層次化驗(yàn)證畔规，這是強(qiáng)大的DFV（可驗(yàn)證設(shè)計(jì)）技術(shù)，其中通過VCS 和Vera將模塊級(jí)設(shè)定和斷言作為芯片級(jí)監(jiān)控手段自動(dòng)地重復(fù)使用讹剔。這一在統(tǒng)一驗(yàn)證平臺(tái)下進(jìn)行層次化驗(yàn)證的能力油讯，確保了設(shè)計(jì)設(shè)定的徹底驗(yàn)證详民，同時(shí)提升了設(shè)計(jì)者的整體驗(yàn)證能力和水平。
top
Synopsys工具介紹（二）
1． LEDA
LEDA?是可編程的語法和設(shè)計(jì)規(guī)范檢查工具陌兑，它能夠?qū)θ酒腣HDL和Verilog描述沈跨、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程兔综。 LEDA預(yù)先將IEEE可綜合規(guī)范饿凛、可仿真規(guī)范、可測(cè)性規(guī)范和設(shè)計(jì)服用規(guī)范集成软驰，提高設(shè)計(jì)者分析代碼的能力涧窒。
3．Scirocco
Scirocco是迄今為止性能最好的VHDL模擬器，并且是市場(chǎng)上唯一為SoC驗(yàn)證度身定制的模擬工具锭亏。它與VCS一樣采用了革命性的模擬技術(shù)纠吴，即在同一個(gè)模擬器中把節(jié)拍式模擬技術(shù)與事件驅(qū)動(dòng)的模擬技術(shù)結(jié)合起來。Scirocco的高度優(yōu)化的VHDL編譯器能產(chǎn)生有效減少所需內(nèi)存慧瘤，大大加快了驗(yàn)證的速度戴已，并能夠在一臺(tái)工作站上模擬千萬門級(jí)電路。這一性能對(duì)要進(jìn)行整個(gè)系統(tǒng)驗(yàn)證的設(shè)計(jì)者來說非常重要锅减。
Physical Compiler
Physical Compiler?解決0.18微米以下工藝技術(shù)的IC設(shè)計(jì)環(huán)境糖儡，是Synopsys物理綜合流程的最基本的模塊，它將綜合怔匣、布局握联、布線集成于一體，讓RTL設(shè)計(jì)者可以在最短的時(shí)間內(nèi)得到性能最高的電路每瞒。 通過集成綜合算法金闽、布局算法和布線算法。在RTL到GDS II的設(shè)計(jì)流程中独泞，Physical Compiler向設(shè)計(jì)者提供了可以確保即使是最復(fù)雜的IC設(shè)計(jì)的性能預(yù)估性和時(shí)序收斂性呐矾。ClockTree Compiler
ClockTree Compiler是嵌入于Physical Compiler的工具，它幫助設(shè)計(jì)者解決深亞微米IC設(shè)計(jì)中時(shí)鐘樹的時(shí)序問題懦砂。它不僅能夠簡(jiǎn)化設(shè)計(jì)流程蜒犯，而且可以極大的提高時(shí)鐘樹的質(zhì)量：對(duì)于插入延時(shí)有5％－20％的改進(jìn)，對(duì)時(shí)鐘偏移有5％－10％的改進(jìn)荞膘。DC-Expert
DC得到全球60多個(gè)半導(dǎo)體廠商罚随、380多個(gè)工藝庫的支持。據(jù)最新Dataquest的統(tǒng)計(jì)羽资，Synopsys的邏輯綜合工具占據(jù)91%的市場(chǎng)份額淘菩。
DC Expert是十二年來工業(yè)界標(biāo)準(zhǔn)的邏輯綜合工具，也是Synopsys最核心的產(chǎn)品。它使IC設(shè)計(jì)者在最短的時(shí)間內(nèi)最佳的利用硅片完成設(shè)計(jì)潮改。它根據(jù)設(shè)計(jì)描述和約束條件并針對(duì)特定的工藝庫自動(dòng)綜合出一個(gè)優(yōu)化的門級(jí)電路狭郑。它可以接受多種輸入格式，如硬件描述語言汇在、原理圖和網(wǎng)表等翰萨，并產(chǎn)生多種性能報(bào)告，在縮短設(shè)計(jì)時(shí)間的同時(shí)提高設(shè)計(jì)性能糕殉。DC Ultra
對(duì)于當(dāng)今所有的IC設(shè)計(jì)亩鬼，DC Ultra? 是可以利用的最好的綜合平臺(tái)。它擴(kuò)展了DC Expert的功能阿蝶，包括許多高級(jí)的綜合優(yōu)化算法雳锋，讓關(guān)鍵路徑的分析和優(yōu)化在最短的時(shí)間內(nèi)完成。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術(shù)羡洁， DC Ultra利用同樣的VHDL/Verilog流程玷过，能夠創(chuàng)造處又快又小的電路。DFT Compiler
DFT Compiler?提供獨(dú)創(chuàng)的“一遍測(cè)試綜合”技術(shù)和解決方案筑煮。它和Design Compiler冶匹、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強(qiáng)大的掃描式可測(cè)性設(shè)計(jì)分析咆瘟、綜合和驗(yàn)證技術(shù)。DFT Compiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期诽里，很快而且方便的實(shí)現(xiàn)高質(zhì)量的測(cè)試分析袒餐，確保時(shí)序要求和測(cè)試覆蓋率要求同時(shí)得到滿足。DFT Compiler同時(shí)支持RTL級(jí)谤狡、門級(jí)的掃描測(cè)試設(shè)計(jì)規(guī)則的檢查灸眼，以及給予約束的掃描鏈插入和優(yōu)化，同時(shí)進(jìn)行失效覆蓋的分析墓懂。
10． Power Compiler
Power Compiler?提供簡(jiǎn)便的功耗優(yōu)化能力焰宣，能夠自動(dòng)將設(shè)計(jì)的功耗最小化，提供綜合前的功耗預(yù)估能力捕仔，讓設(shè)計(jì)者可以更好的規(guī)劃功耗分布匕积，在短時(shí)間內(nèi)完成低功耗設(shè)計(jì)。Power Compiler嵌入Design Compiler/Physical Compiler之上榜跌，是業(yè)界唯一的可以同時(shí)優(yōu)化時(shí)序闪唆、功耗和面積的綜合工具。
- FPGA Compiler II
FPGA Compiler II是一個(gè)專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具钓葫，可以根據(jù)設(shè)計(jì)者的約束條件悄蕾，針對(duì)特定的FPGA結(jié)構(gòu)（物理結(jié)構(gòu)）在性能與面積方面對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，自動(dòng)地完成電路的邏輯實(shí)現(xiàn)過程础浮，從而大大降低了FPGA設(shè)計(jì)的復(fù)雜度帆调。FPGA Compiler II利用了特殊的結(jié)構(gòu)化算法奠骄，結(jié)合高層次電路綜合方法，充分利用復(fù)雜的FPGA結(jié)構(gòu)將設(shè)計(jì)輸入綜合成為滿足設(shè)計(jì)約束條件番刊，以宏單元或LUT為基本模塊的電路含鳞，可以多種格式輸出到用戶的編程系統(tǒng)中。FPGA Compiler II為FPGA設(shè)計(jì)者提供高層次設(shè)計(jì)方法撵枢，并為IC設(shè)計(jì)者用FPGA做樣片而最后轉(zhuǎn)換到ASIC提供了有效的實(shí)現(xiàn)途徑民晒。
12． PrimeTime
PrimeTime是針對(duì)復(fù)雜、百萬門芯片進(jìn)行全芯片锄禽、門級(jí)靜態(tài)時(shí)序分析的工具潜必。PrimeTime可以集成于邏輯綜合和物理綜合的流程，讓設(shè)計(jì)者分析并解決復(fù)雜的時(shí)序問題沃但，并提高時(shí)序收斂的速度磁滚。PrimeTime是眾多半導(dǎo)體廠商認(rèn)可的、業(yè)界標(biāo)準(zhǔn)的靜態(tài)時(shí)序分析工具宵晚。
13． Formality
Formality 是高性能垂攘、高速度的全芯片的形式驗(yàn)證：等效性檢查工具。它比較設(shè)計(jì)寄存器傳輸級(jí)對(duì)門級(jí)或門級(jí)對(duì)門級(jí)來保證它沒有偏離原始的設(shè)計(jì)意圖淤刃。在一個(gè)典型的流程中晒他，用戶使用形式驗(yàn)證比較寄存器傳輸級(jí)源碼與綜合后門級(jí)網(wǎng)表的功能等效性。這個(gè)驗(yàn)證用于整個(gè)設(shè)計(jì)周期逸贾，在掃描鏈插入陨仅、時(shí)鐘樹綜合、優(yōu)化铝侵、人工網(wǎng)表編輯等等之后灼伤，以便在流程的每一階段都能在門級(jí)維持完整的功能等效。這樣在整個(gè)設(shè)計(jì)周期中就不再需要耗時(shí)的門級(jí)仿真咪鲜。將Formality和PrimeTime這兩種靜態(tài)驗(yàn)證方法結(jié)合起來狐赡，一個(gè)工程師可以在一天內(nèi)運(yùn)行多次驗(yàn)證，而不是一天或一周只完成一次動(dòng)態(tài)仿真驗(yàn)證疟丙。
- ASTROTM
Astro是Synopsys為超深亞微米IC設(shè)計(jì)進(jìn)行設(shè)計(jì)優(yōu)化颖侄、布局、布線的設(shè)計(jì)環(huán)境享郊。Astro可以滿足5千萬門发皿、時(shí)鐘頻率GHz、在0.10及以下工藝線生產(chǎn)的SoC設(shè)計(jì)的工程和技術(shù)需求拂蝎。Astro高性能的優(yōu)化和布局布線能力主要?dú)w功于Synopsys在其中集成的兩項(xiàng)最新技術(shù)：PhySiSys和Milkyway DUO結(jié)構(gòu)穴墅。
15．APOLLO-IITM
Apollo-II是世界領(lǐng)先的VDSM布局布線工具。它能對(duì)芯片集成系統(tǒng)的VDSM設(shè)計(jì)進(jìn)行時(shí)序、面積玄货、噪聲和功耗的優(yōu)化皇钞。Apollo-II的優(yōu)點(diǎn)：
→ 使用專利布局布線算法，產(chǎn)生出最高密度的設(shè)計(jì)
→ 使用先進(jìn)的全路徑時(shí)序驅(qū)動(dòng)的布局布線松捉、綜合時(shí)鐘樹算法和通用時(shí)序引擎夹界，獲得快速時(shí)序收斂
→ 與Saturn和Mars一起使用，可提供對(duì)時(shí)序隘世、功耗和噪聲的進(jìn)一步優(yōu)化
→ 應(yīng)用了如天線和連接孔等先進(jìn)特性可柿，能適應(yīng)VDSM的工藝要求
→ 高效強(qiáng)大的ECO管理和遞增式處理，確保最新的設(shè)計(jì)更改能快速實(shí)現(xiàn)
16．MARS-RAILTM
Mars-Rail用于功耗和電漂移的分析和優(yōu)化丙者，以完成低功耗高可靠性的設(shè)計(jì)复斥。它將自動(dòng)在Apollo-II的布局布線中起作用。Mars-Rail的優(yōu)點(diǎn)：
17．MARS-XTALKTM
Mars-Xtalk可以進(jìn)行充分的串?dāng)_分析械媒，并能夠進(jìn)行防止串?dāng)_發(fā)生的布局和布線目锭，解決超深亞微米芯片設(shè)計(jì)中的信號(hào)完整性問題。
18-19 COSMOS LE/SETM
Synopsys的Cosmos解決方案可以進(jìn)行自前向后的混合信號(hào)纷捞、全定制IC設(shè)計(jì)痢虹。它可以很好的處理自動(dòng)化的設(shè)計(jì)流程和設(shè)計(jì)的靈便性，使得設(shè)計(jì)周期可以縮短數(shù)周甚至幾個(gè)月主儡。CosmosLE提供了一個(gè)基于Milkyway數(shù)據(jù)庫的完整物理IC設(shè)計(jì)環(huán)境奖唯，同時(shí)可以無縫集成，動(dòng)態(tài)交互操作所有Synopsys公司領(lǐng)先的物理設(shè)計(jì)工具糜值。同時(shí)臭埋，CosmosSE還提供了一個(gè)易用的、基于Synopsys仿真工具的仿真環(huán)境臀玄，可以讓設(shè)計(jì)者從不同的抽象層次來分析電路是否符合要求。
20．HERCULES-IITM
作為物理驗(yàn)證的領(lǐng)先者畅蹂，Hercules-II能驗(yàn)證超過1億只晶體管的微處理器健无、超過1000萬門的ASIC和256MB的DRAM，推動(dòng)技術(shù)前沿不斷進(jìn)步液斜。Hercules通過提供最快的運(yùn)行時(shí)間和高速有效的糾錯(cuò)（debugging）來縮短IC設(shè)計(jì)的周期累贤。它綜合且強(qiáng)大的圖形界面能迅速幫助設(shè)計(jì)者發(fā)現(xiàn)并處理設(shè)計(jì)錯(cuò)誤。Herculus具有進(jìn)行層次設(shè)計(jì)的成熟算法少漆，進(jìn)行flat processing的優(yōu)化引擎和自動(dòng)確定如何進(jìn)行每個(gè)區(qū)域數(shù)據(jù)處理的能力?這些技術(shù)縮短了運(yùn)行時(shí)間臼膏，提高了驗(yàn)證的精確度。
21．NanoSim (STAR-SIMXT)
NanoSim集成了業(yè)界最優(yōu)秀的電路仿真技術(shù)示损，支持Verilog-A和對(duì)VCS仿真器的接口渗磅，能夠進(jìn)行高級(jí)電路仿真的工具，其中包括存儲(chǔ)器仿真和混合信號(hào)的仿真。通過Hierarchical Array Reduction (HAR)技術(shù)始鱼，NanoSim 幾乎可以仿真無限大的仿真存儲(chǔ)器陣列仔掸。
Star-SimXT 是一個(gè)準(zhǔn)確、高容量医清、高績(jī)效起暮、易用的瞬態(tài)電路仿真軟件。Star-SimXT 能夠處理超過500萬電路元件的設(shè)計(jì)会烙，提供的電流電壓波形圖與SPICE結(jié)果的誤差小于5%负懦，而它的仿真速度比 Spice 快 10 到 1000倍。Star-SimXT 可以采用現(xiàn)有的 Spice 模型柏腻。
22．STAR-HSPICETM
Star-Hspice 是高精確度的模擬電路仿真軟件纸厉，是世界上最廣泛應(yīng)用的電路仿真軟件，它無與倫比的高精確度和收斂性已經(jīng)被證明適用于廣泛的電路設(shè)計(jì)葫盼。Star-Hspice 能提供設(shè)計(jì)規(guī)格要求的最大可能的準(zhǔn)確度残腌。
23．STAR-RCXTTM
Star-RCXT用來對(duì)全新片設(shè)計(jì)、關(guān)鍵網(wǎng)以及塊級(jí)設(shè)計(jì)進(jìn)行非常準(zhǔn)確和有效的三維寄生參數(shù)提取贫导，Star-RCXT還可以提供內(nèi)建的電容電阻數(shù)據(jù)壓縮抛猫，延時(shí)計(jì)算以及噪聲分析。Star-RCXT 提供層次化處理模式以及分布式處理模式以達(dá)到最高處理量孩灯。Star-RCXT緊密結(jié)合于Synopsys闺金、SinglePass 流程。
24．TetraMAX ATPG
TetraMAX? ATPG是業(yè)界功能最強(qiáng)峰档、最易于使用的自動(dòng)測(cè)試向量生成工具败匹。針對(duì)不同的設(shè)計(jì)，TetraMAX可以在最短的時(shí)間內(nèi)讥巡，生成具有具有最高故障覆蓋率的最小的測(cè)試向量集掀亩。TetraMAX支持全掃描、或不完全掃描設(shè)計(jì)欢顷，同時(shí)提供故障仿真和分析能力槽棍。
- DesignWare
DesignWare是SoC/ASIC設(shè)計(jì)者最鐘愛的設(shè)計(jì)IP庫和驗(yàn)證IP庫。它包括一個(gè)獨(dú)立于工藝的抬驴、經(jīng)驗(yàn)證的炼七、可綜合的虛擬微架構(gòu)的元件集合，包括邏輯布持、算術(shù)豌拙、存儲(chǔ)和專用元件系列，超過140個(gè)模塊题暖。DesignWare和Design Compiler的結(jié)合可以極大地改進(jìn)綜合的結(jié)果按傅，并縮短設(shè)計(jì)周期捉超。
Synopsys在DesignWare中還融合了更復(fù)雜的商業(yè)IP（無需額外付費(fèi)）目前已有8051微控制器、PCI逞敷，PCI－X狂秦，USB2.0，MemoryBIST推捐，AMBA SoC結(jié)構(gòu)仿真裂问，AMBA總線控制器等IP模塊。
DesignWare中還包括一個(gè)巨大的仿真模型庫牛柒，其中包括170,000多種器件的代時(shí)序的功能級(jí)仿真模型堪簿，包括FPGAs (Xilinx, Altera,…), uP, DSP, uC, peripherals, memories, common logic, Memory等。還有總線(Bus-Interface)模型PCI-X,USB2.0,AMBA, Infiniband, Ethernet, IEEE1394等皮壁，以及CPU的總線功能仿真模型包括ARM, MIPS, PowerPC等椭更。
閱讀全文
舉報(bào)
feixiaku訪問量 44萬+ 原創(chuàng) 12 博主更多文章>
Synopsys PrimeTime 功耗分析
chenchen410 1436次閱讀 2015-11-24 22:39:26
Synopsys工具介紹（一）
qq_28284627 118次閱讀 2016-07-29 10:15:39
Synopsys全系列工具簡(jiǎn)介
steven_yan_2014 5589次閱讀 2015-02-03 09:45:50
synopsys軟件介紹
ganggang0000 1375次閱讀 2016-11-21 20:17:05
synopsys license破解及使用遇到的難題總結(jié)
u011729865 234次閱讀 2018-03-21 20:26:21
更多相關(guān)文章
CSDN
CSDN精彩內(nèi)容推薦
查看熊掌號(hào)
