D觸發(fā)器的真值表如下：
課本上的D觸發(fā)器是下面的結(jié)構(gòu)：
利用的是JK觸發(fā)器肴熏，一個主觸發(fā)器一個從觸發(fā)器鲁猩，下面是JK觸發(fā)器的樣子
采用的是很多組合邏輯組合而成盏缤。
下面這一種應(yīng)該是最貼切實際的D觸發(fā)器的類型(用visio畫的圖)：
如上所示修肠，采用的gate數(shù)目很少古程，主要采用了兩種邏輯煎殷，一種是反相器屯伞，另一種是傳輸門結(jié)構(gòu)，而且這個觸發(fā)器是上升沿觸發(fā)豪直。主要原理是：
Clk是低電平時T1打開劣摇，T2和T3關(guān)閉，T4打開弓乙，這樣T3就將D信號阻擋在前面末融，D信號傳輸不過去到Q，而Q因為T4打開暇韧，保持輸出不變勾习；當(dāng)?shù)碗娖睫D(zhuǎn)高電平時，信號經(jīng)過I2傳輸?shù)絀3懈玻，這時候T1關(guān)閉巧婶，T2和T3打開，T4關(guān)閉涂乌，信號經(jīng)過T2和T3等路徑到達(dá)最終的Q端粹舵，并且因為T2，I2骂倘，I3的緣故眼滤，這個值一直在傳輸，即將clk低電平轉(zhuǎn)高電平的時候的上升沿的那個D的值傳輸了過去历涝。
這里有三個概念：分別是建立時間诅需，保持時間和clk-Q的時間：
建立時間：建立時間是指在clk前為保證數(shù)據(jù)正確的得到，數(shù)據(jù)所需要的保持穩(wěn)定的時間荧库；
保持時間：保持時間是指clk后為保證數(shù)據(jù)能正確的顯示出來堰塌，需要保持穩(wěn)定的時間；
Clk-Q時間(傳輸時間)：是指從數(shù)據(jù)穩(wěn)定傳輸最終輸出Q的時間分衫；
在這里：建立時間為Tsetup=TI1+TI2+TI3+TT3场刑；保持時間為Thold = Tclose-to-open-TI1
TClk-Q=TT3+TI4+TI5;
其實前一部分可以改為以下情形：
即將TT2去掉，從邏輯上看蚪战，可能會出現(xiàn)當(dāng)T1打開時牵现，進入的值與I3傳過來的值相矛盾，產(chǎn)生錯誤的情況邀桑，但如果采用I2有較大的驅(qū)動能力瞎疼，為一個較大的反相器，而I3僅能保持邏輯壁畸，驅(qū)動能力等較小的話贼急，即使出現(xiàn)邏輯相矛盾的情況茅茂，最終結(jié)果也不會出現(xiàn)錯誤，但這種邏輯畢竟也是有問題的太抓，所以建議不要使用這種空闲。
另外，建立時間走敌，保持時間的概念在時序邏輯中是必要的进副，一定要了解；有一點要注意：建立時間可以是負(fù)的悔常，保持時間也可以是負(fù)的影斑，但兩者不可以同時是負(fù)的，這里留一個小疑問机打，回頭再解說矫户。
