發(fā)簡信
IP屬地：上海
-
面向?qū)ο蟮年惸昱f事
本文首發(fā)于微信公眾號“芯片學(xué)堂”，作者JKZHAN 面向?qū)ο缶幊蹋∣bject-oriented programming, OOP）是一種成熟的...
-
SystemVerilog高效仿真技巧
本文首發(fā)于微信公眾號“芯片學(xué)堂”厂抖，作者JKZHAN 做動態(tài)仿真驗證通常會遇到要等待仿真結(jié)果的情況茎毁，特別是在調(diào)試某個測試用例的時候。很多時候验游，工程...
-
-
SystemVerilog接口
本文首發(fā)于微信公眾號“芯片學(xué)堂”崔梗，作者JKZHAN 接口（interface）是SV引入的很重要的特性，目前在絕大多數(shù)驗證環(huán)境或者設(shè)計中都會出現(xiàn)...
-
SystemVerilog回調(diào)函數(shù)
本文首發(fā)于微信公眾號“芯片學(xué)堂”垒在，作者JKZHAN 回調(diào)（callback）是一種在很多編程語言中都會使用的編程技巧蒜魄。這算是一個感性的印象扔亥。關(guān)于...
-
SystemVerilog多線程
本文首發(fā)于微信公眾號“芯片學(xué)堂”，作者JKZHAN 多線程谈为、并發(fā)旅挤、并行計算等這些概念我們在很多計算機相關(guān)的領(lǐng)域都會聽到。具體去看伞鲫，并行計算是一個...
-
SystemVerilog隨機方法
本文首發(fā)于微信公眾號“芯片學(xué)堂”粘茄，作者JKZHAN 我習(xí)慣將驗證空間理解為：驗證中原則上需要覆蓋的芯片所有有可能出現(xiàn)的工作狀態(tài)的集合。為了探索這...
-
SystemVerilog隨機約束
本文首發(fā)于微信公眾號“芯片學(xué)堂”秕脓，作者JKZHAN 上一篇文章《暗藏玄機的SV隨機化》介紹了SystemVerilog的各種隨機化方法柒瓣，本文將在...
-
SystemVerilog結(jié)構(gòu)體
本文首發(fā)于微信公眾號“芯片學(xué)堂”，作者JKZHAN 在上一篇文章《SystemVerilog枚舉》中吠架，介紹了枚舉類型的本質(zhì)和使用語法芙贫。本文接著介...