本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 面向?qū)ο缶幊蹋∣bject-oriented programming, OOP)是一種成熟的計算機編程模型论皆。在這種模型下益楼,...
![240](https://upload.jianshu.io/users/upload_avatars/25907764/2954962d-3928-46db-b14f-9320a72ffeff.jpg?imageMogr2/auto-orient/strip|imageView2/1/w/240/h/240)
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 面向?qū)ο缶幊蹋∣bject-oriented programming, OOP)是一種成熟的計算機編程模型论皆。在這種模型下益楼,...
本文首發(fā)于微信公眾號“芯片學(xué)堂”猾漫,作者JKZHAN 做動態(tài)仿真驗證通常會遇到要等待仿真結(jié)果的情況,特別是在調(diào)試某個測試用例的時候感凤。很多時候悯周,工程師們會自然地認為仿真速度大部分...
本文首發(fā)于微信公眾號“芯片學(xué)堂”族跛,作者JKZHAN 接口(interface)是SV引入的很重要的特性闰挡,目前在絕大多數(shù)驗證環(huán)境或者設(shè)計中都會出現(xiàn)。接口最直接的作用就是將一組相...
本文首發(fā)于微信公眾號“芯片學(xué)堂”庸蔼,作者JKZHAN 回調(diào)(callback)是一種在很多編程語言中都會使用的編程技巧。這算是一個感性的印象贮匕。關(guān)于回調(diào)函數(shù)姐仅,很多地方會用這句話來...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 多線程刻盐、并發(fā)掏膏、并行計算等這些概念我們在很多計算機相關(guān)的領(lǐng)域都會聽到。具體去看敦锌,并行計算是一個非常廣泛的課題馒疹,涵蓋了計算機體...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 我習(xí)慣將驗證空間理解為:驗證中原則上需要覆蓋的芯片所有有可能出現(xiàn)的工作狀態(tài)的集合乙墙。為了探索這片廣袤的驗證空間颖变,驗證的時候搞...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 上一篇文章《暗藏玄機的SV隨機化》介紹了SystemVerilog的各種隨機化方法听想,本文將在其基礎(chǔ)上引入SystemVer...
時間數(shù)據(jù) 時間格式是數(shù)據(jù)類型中基礎(chǔ)也不容忽視的一類腥刹。不像整數(shù)那樣大道至簡也不像字符串那樣包羅萬象,卻獨有魅力汉买,時間數(shù)據(jù)本身除了加減衔峰、比較運算外,也有下周蛙粘、去年垫卤、時區(qū)等更專項的...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 在上一篇文章《SystemVerilog枚舉》中出牧,介紹了枚舉類型的本質(zhì)和使用語法穴肘。本文接著介紹SV中同樣不可忽略的結(jié)構(gòu)體(...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 對于剛接觸SV的小伙伴來說舔痕,SV有幾種不怎么能引起關(guān)注梢褐,但在實際工作中又經(jīng)常會用到的數(shù)據(jù)類型旺遮。它們就是枚舉(enumera...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 在文章《SystemVerilog的那些數(shù)組》中對SV中各類數(shù)組做了介紹和區(qū)分盈咳。除了數(shù)組耿眉,SV還提供了一種叫隊列的復(fù)合數(shù)據(jù)...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN 在計算機編程語言中鱼响,集合類型(collection)的數(shù)據(jù)結(jié)構(gòu)都是非常重要的鸣剪。這里集合的概念指的是能夠?qū)⒍鄠€數(shù)據(jù)對象整合到...
在分布式筐骇、微服務(wù)盛行的今天,絕大部分項目都采用的微服務(wù)框架江滨,前后端分離方式铛纬。題外話:前后端的工作職責(zé)越來越明確,現(xiàn)在的前端都稱之為大前端唬滑,技術(shù)棧以及生態(tài)圈都已經(jīng)非常成熟告唆;以前...
本文首發(fā)于微信公眾號“芯片學(xué)堂”,作者JKZHAN SystemVerilog晶密,縮寫SV擒悬,是一種硬件描述和硬件驗證語言,可用于電子系統(tǒng)的建模稻艰、設(shè)計懂牧、仿真、測試和實現(xiàn)尊勿。也就是說...
本文首發(fā)于微信公眾號“芯片學(xué)堂”僧凤,作者JKZHAN 跟其他編程語言一樣,學(xué)習(xí)SystemVerilog可以從數(shù)據(jù)類型入手元扔。相比于Verilog拼弃,SystemVerilog引入...