作者：XiaoQingCaiGeGe
原文鏈接
上一篇介紹了7系列FPGA的整體時(shí)鐘架構(gòu)，F(xiàn)PGA是由很多個(gè)時(shí)鐘區(qū)域組成绒疗，時(shí)鐘區(qū)域之間可以通過Clock Backbone 和CMT Backbone來統(tǒng)一工作。本篇咱們就說一下時(shí)鐘區(qū)域的內(nèi)部結(jié)構(gòu)枣耀，如圖1所示的虛線框內(nèi)即為一個(gè)時(shí)鐘區(qū)域：
Tips
1.BUFG即為全局時(shí)鐘緩沖器宪躯，從圖上看到厨内，其輸出時(shí)鐘通過ClockBackbone可以到達(dá)任意一個(gè)時(shí)鐘區(qū)域，而且BUFG通過HROW到達(dá)時(shí)鐘區(qū)域內(nèi)部的每個(gè)邏輯單元茄袖。
2.BUFH即為水平時(shí)鐘緩沖器操软，它相當(dāng)于一個(gè)功能受限的BUFG，其輸出時(shí)鐘只能通過HROW在左右相鄰的時(shí)鐘區(qū)域內(nèi)工作宪祥。
3.BUFIO即為IO時(shí)鐘緩沖器聂薪，其輸出時(shí)鐘只能作用在一個(gè)時(shí)鐘區(qū)域的IO寄存器處家乘，無法在FPGA內(nèi)部邏輯使用。
4.BUFR即為區(qū)域時(shí)鐘緩沖器藏澳，其輸出只能作用在一個(gè)時(shí)鐘區(qū)域仁锯，相當(dāng)于BUFH的閹割版。
5.BUFMR即為多區(qū)域時(shí)鐘緩沖器翔悠，其輸出作用在本時(shí)鐘區(qū)域业崖，還可以通過CMT Backbone作用在上下相鄰兩個(gè)時(shí)鐘區(qū)域。
6.MMCM蓄愁、PLL即時(shí)鐘管理模塊双炕，用來消除時(shí)鐘的延遲、抖動以及產(chǎn)生各種不同頻率的時(shí)鐘撮抓。
7.CC即為外部時(shí)鐘輸入管腳妇斤，其管腳在內(nèi)部可以連接到BUFG、BUFR胀滚、BUFIO趟济、BUFH乱投、MMCM咽笼、PLL等，看具體的應(yīng)用具體連接戚炫。下圖所示為更為細(xì)致的CC管腳連接圖剑刑。一個(gè)時(shí)鐘區(qū)域有4對CC管腳，其中2對SRCC双肤，2對MRCC施掏。SRCC作為區(qū)域時(shí)鐘使用時(shí)，只能連接本時(shí)鐘區(qū)域的BUFR和BUFIO茅糜。而MRCC則還可以通過BUFMR作用在上下相鄰的時(shí)鐘區(qū)域七芭。
