最近在看FPGA崇猫，之后要在FPGA上做神經(jīng)網(wǎng)絡(luò)的優(yōu)化什么的沈条。
以后不懂的名詞解釋，都會加到這里來诅炉。
ASIC(Application Specific integrated Circiut蜡歹，專用集成電路)
ASIC是為顧客需求而設(shè)計(jì)制造屋厘、面向特定用途的集成電路的總稱。面向特定用途的集成電路分為全定制IC和半定制IC月而。通常所說的ASIX主要是指門陣列汗洒、嵌入式陣列、標(biāo)準(zhǔn)單元ASIC父款、結(jié)構(gòu)化ASIC溢谤。
ASSP(Application Specific Standard Product，專用標(biāo)準(zhǔn)產(chǎn)品)
相對于ASIC的定制铛漓，ASSP是面向某一特定領(lǐng)域的通用的LSI溯香。
DSP(Digital Signal Processor，數(shù)字信號處理器)
DSP是為進(jìn)行數(shù)字信號處理而優(yōu)化的處理器浓恶，可以連續(xù)進(jìn)行高速乘積累加運(yùn)算。FPGA的DSP并非數(shù)字信號處理器结笨，而是由高速乘法器電路組成的包晰。
EEPROM(Electrically Erasable and Programmable ROM，電可擦可編程只讀存儲器)
EEPROM是一種斷電后數(shù)據(jù)不會丟失的非易失性存儲器炕吸。不同于EPROM的紫外線擦除伐憾，EEPROM以電子擦除和重寫。
EPROM(Erasable and Programmable ROM赫模，可擦可編程只讀存儲器)
一種斷電后數(shù)據(jù)不會丟失的非易失性存儲器树肃，并且可以寫入操作。EPROM必須清除全部數(shù)據(jù)后才可以再次寫入瀑罗，與RAM的部分擦除與重寫區(qū)別胸嘴。
EDA(ELectronic Design Automatic，電子設(shè)計(jì)自動化)
EDA是實(shí)現(xiàn)LSI或電子設(shè)備等電子領(lǐng)域設(shè)計(jì)自動化軟件斩祭、硬件和方法的總稱劣像。邏輯設(shè)計(jì)和電路設(shè)計(jì)用的仿真CAE(Computer Aided Engineering，計(jì)算機(jī)輔助工程)摧玫，版圖設(shè)計(jì)用的CAD(Computer Aided Design耳奕，計(jì)算機(jī)輔助設(shè)計(jì))等都叫EDA，而實(shí)際的設(shè)計(jì)產(chǎn)品叫EDA工具诬像。
PLD(Programmble Logic Device屋群，可編程邏輯器件)
PLD用戶可將設(shè)計(jì)電路寫入芯片的可編程邏輯器件的總稱。代表性的PLD有SPLD坏挠、CPLD和FPGA等芍躏。
FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)
FPGA是一種由內(nèi)部邏輯塊和布線兩部分構(gòu)成的PLD癞揉。雖然邏輯塊可以任意組合連接纸肉，具有很高的設(shè)計(jì)自由度溺欧，但實(shí)際布局情況會導(dǎo)致延遲時(shí)間不定。由于此構(gòu)造和單純的由門電路和布線組成的門陣列類似柏肪，并且用戶可以隨時(shí)對其進(jìn)行重配置姐刁，因此被稱為FPGA(現(xiàn)場可編程門陣列)。
IP(Intellectual Property烦味，設(shè)計(jì)資產(chǎn))
ip本來的意思是知識產(chǎn)權(quán)聂使，而在半導(dǎo)體領(lǐng)域，CPU核谬俄、大規(guī)模宏單元等功能模塊被稱為IP(設(shè)計(jì)資產(chǎn))柏靶。使用經(jīng)過驗(yàn)證的成品功能模塊(IP)，比重新設(shè)計(jì)電路來的更高效且可以縮短開發(fā)周期溃论。為了和固件屎蜓、中間件等軟件區(qū)別開來，電路IP也被稱為“硬IP”或“IP核”钥勋。
HDL(Hardware Description Language炬转，硬件描述語言)
硬件描述語言是描述硬件的行為和連接的編程語言。最早的數(shù)字邏輯電路設(shè)計(jì)通過組合AND算灸、OR扼劈、NOT、FF(Flip-Flop)等邏輯電路的符號來繪制電路圖完成設(shè)計(jì)菲驴，這些年基于硬件描述語言的設(shè)計(jì)方法成為主流荐吵。HDL中，Verilog HDL和VHDL成為主流赊瞬。
RTL(Register Transfer Level先煎，寄存器傳輸級)
RTL用來表示使用HDL進(jìn)行電路設(shè)計(jì)時(shí)的設(shè)計(jì)抽象度，是一種比晶體管和邏輯門級別的設(shè)計(jì)抽象度更高的寄存器傳輸級(RTL)的設(shè)計(jì)方式森逮。RTL設(shè)計(jì)將電路行為描述為寄存器間的數(shù)據(jù)傳輸及其邏輯運(yùn)算的組合榨婆。
SoC(System on a Chip片上系統(tǒng))
從前的LSI按照功能分為處理邏輯、內(nèi)存褒侧、接口等產(chǎn)品良风，而今后的趨勢是將各種豐富的功能系統(tǒng)性的集成到一片LSI上，這種LSi被稱為Soc或系統(tǒng)LSI闷供。
HLS(High Level Systhesis)高層次綜合
高層次綜合指直接用C語言或基于C的語言描述算法功能烟央，再有工具自動地將其綜合為含有寄存器。時(shí)鐘同步等硬件概念的RTL描述的過程歪脏。
未完待續(xù)
